क्या स्टैक्ड स्ट्रक्चर इंटरलेयर डिटैचमेंट का कारण होगा?

1, इंटरलेयर टुकड़ी के भौतिक तंत्र और सामग्री प्रोत्साहन
टुकड़े टुकड़े में संरचनाओं की विफलता अनिवार्य रूप से इंटरलेयर इंटरफेस के यांत्रिक गुणों की गिरावट है। जब इंटरफेसियल कतरनी ताकत सामग्री की सामंजस्यपूर्ण शक्ति से कम होती है, तो इंटरलेयर डिलैमिनेशन होता है। इस प्रक्रिया में मल्टी - स्केल भौतिक तंत्र शामिल हैं:

थर्मल स्ट्रेस मिसमैच: विभिन्न सामग्रियों के बीच थर्मल विस्तार (CTE) के गुणांक में अंतर प्राथमिक कारण है। उदाहरण के लिए, पीसीबी विनिर्माण में, FR-4 सब्सट्रेट (CTE, 14-17 PPM/ डिग्री) और कॉपर फ़ॉइल (CTE M 17 PPM/ डिग्री) के बीच CTE में अंतर छोटा होता है, लेकिन जब कम हानि सामग्री (जैसे कि PTFE, CTE, 100-200 PPM/ डिग्री) को पेश किया जाता है, तो अंतर तापमान के लिए। नेशनल नैनोटेक्नोलॉजी सेंटर टीम ग्राफीन/मू ∝ वैन डेर वाल्स हेट्रोस्ट्रक्चर के अध्ययन में मिली कि इंटरलेयर वैन डेर वेल्स बल केवल 0.1-1 एन/एम है, जो थर्मल तनाव के तहत फिसलने के लिए प्रवण है।
इंटरफ़ेस रासायनिक विफलता: पर्यावरणीय कारक जैसे कि आर्द्रता और ऑक्सीडेंट इंटरफ़ेस रासायनिक बॉन्ड को नुकसान पहुंचा सकते हैं। एक उदाहरण के रूप में एक इमारत की बाहरी दीवार इन्सुलेशन प्रणाली को लेते हुए, बहुलक मोर्टार और एक्सपीएस बोर्ड के बीच संबंध शक्ति 95% के आर्द्रता वातावरण में 40% तक कम हो जाएगी, जिसके परिणामस्वरूप प्लास्टर परत का छीलना होगा। इसी तरह, सेमीकंडक्टर पैकेजिंग में, सी - o - Si बॉन्ड सिलिकॉन नाइट्राइड/सिलिकॉन ऑक्साइड स्टैक में 150 डिग्री के उच्च तापमान पर हाइड्रोलिसिस से गुजरता है, जिससे धातु प्रसार और इंटरलेयर डेलैमिनेशन होता है।
प्रक्रिया दोषों का संचय: टुकड़े टुकड़े में विनिर्माण में सूक्ष्म दोष दरार दीक्षा के स्रोत बन सकते हैं। उदाहरण के लिए, पीसीबी मल्टीलेयर बोर्डों के फाड़ना प्रक्रिया के दौरान, यदि पूर्व संसेचन (पीपी) राल पर्याप्त रूप से प्रवाहित नहीं होता है, तो 5% से अधिक एक पोरसिटी वाले कमजोर क्षेत्र बनेंगे, जो कि यांत्रिक कंपन या थर्मल शॉक के तहत अधिमानतः दरार करेगा। नानजिंग विश्वविद्यालय की एक टीम ने अपने शोध में दो - आयामी सेमीकंडक्टर एकीकृत उपकरणों पर पाया कि इलेक्ट्रॉन बीम लिथोग्राफी के दौरान MOS ₂/ग्राफीन स्टैक में अवशिष्ट पॉलीमेथाइल मेथैक्रिलेट (PMMA) इंटरफेसियल ऊर्जा को कम कर देता है, जिसके परिणामस्वरूप पील की ताकत में 30% की कमी होती है।
2, विशिष्ट उद्योग केस विश्लेषण
केस 1: पीसीबी स्टैक डिजाइन में सिग्नल अखंडता जाल
एक उच्च - गति संचार उपकरण निर्माता ने एक 12 लेयर पीसीबी डिजाइन को अपनाया, लेकिन ट्रिपल समरूपता सिद्धांत (कॉपर पन्नी मोटाई, कोर बोर्ड की व्यवस्था, और ढांकता हुआ परत के दर्पण समरूपता) का पालन करने में विफल रहा, जिसके परिणामस्वरूप सिग्नल लेयर और संदर्भ विमान के बीच 0.3 मिमी का विचलन होता है, जो कि डिज़ाइन टोलरेंस से अधिक है। इसने दो परिणामों का नेतृत्व किया: सबसे पहले, प्रतिबाधा हानि नियंत्रण के कारण एकल समाप्ति सिग्नल प्रतिबिंब गुणांक 10% से 25% तक बढ़ गया, जिसके परिणामस्वरूप बंद नेत्र आरेख; दूसरे, इंटरलेयर इलेक्ट्रोमैग्नेटिक युग्मन को बढ़ाया जाता है, और निकट अंत क्रॉसस्टॉक (अगला) -40 dB से -30 dB तक बिगड़ता है। अंतिम उत्पाद को अपर्याप्त सिग्नल अखंडता के कारण फिर से काम किया जाता है, जिसके परिणामस्वरूप दस मिलियन से अधिक युआन का नुकसान होता है।

केस 2: निर्माण बाहरी दीवार इन्सुलेशन प्रणाली टुकड़ी दुर्घटना
2022 में, एक आवासीय परियोजना ने एक रॉक ऊन बोर्ड बाहरी दीवार इन्सुलेशन प्रणाली को अपनाया। कंस्ट्रक्शन पार्टी ने लागत को कम करने के लिए साधारण विस्तार एंकर बोल्ट को चुना, और एंकरिंग की गहराई केवल 25 मिमी (डिजाइन की आवश्यकता 40 मिमी) थी। टाइफून के मौसम में, जब नकारात्मक हवा का दबाव 2.5 kPa तक पहुंच जाता है, तो एंकर बोल्ट और वातित कंक्रीट आधार के बीच तन्यता ताकत 0.1 एमपीए से कम होती है, जिसके परिणामस्वरूप पूरे इन्सुलेशन परत की टुकड़ी होती है। निरीक्षण के बाद, यह पाया गया कि चिपकने वाले में बहुलक सामग्री केवल 3% थी (मानक आवश्यकता 8% से अधिक या उसके बराबर), और प्लास्टर परत और रॉक ऊन बोर्ड के बीच इंटरफेस में कतरनी की ताकत केवल 0.05 एमपीए थी, जो कि 0.12 एमपीए की विनिर्देश आवश्यकता से नीचे थी।

केस 3: सेमीकंडक्टर स्टैक्ड स्ट्रक्चर्स में धातु प्रसार विफलता
एक निश्चित पावर डिवाइस निर्माता वर्तमान पतन को दबाने के लिए गैलियम नाइट्राइड (GAN) हेम्स के निर्माण में ALN/SIN ₓ स्टैक्ड पासिंग लेयर्स का उपयोग करता है। हालांकि, पाप of लेयर डिपोजिशन (वास्तविक 450 डिग्री बनाम डिज़ाइन 400 डिग्री) के अनुचित तापमान नियंत्रण के कारण, 0.5 μ मीटर की चौड़ाई के साथ माइक्रोक्रैक ALN/SI इंटरफ़ेस में उत्पन्न हुए थे। 175 डिग्री उच्च - तापमान रिवर्स बायस टेस्ट में, एल्यूमीनियम परमाणु दरार के साथ गैन चैनल में फैल गए, जिससे 2V तक की थ्रेसहोल्ड वोल्टेज बहाव हो गया, और डिवाइस की उपज 95% से 60% तक तेजी से गिर गई।

3, इंटरलेयर टुकड़ी के लिए रोकथाम और नियंत्रण रणनीतियाँ
सामग्री चयन और इंटरफ़ेस अनुकूलन
ढाल सामग्री डिजाइन: पीसीबी में, एक ढाल संक्रमण परत (जैसे कि सिरेमिक से भरा एपॉक्सी राल) 100 पीपीएम/ डिग्री से 20 पीपीएम/ डिग्री से सीटीई ग्रेडिएंट को कम करने के लिए उच्च और निम्न सीटीई सामग्री के बीच डाला जा सकता है, जो थर्मल तनाव को कम करता है।
इंटरफ़ेस संशोधन प्रौद्योगिकी: एक्सपीएस इन्सुलेशन बोर्ड का प्लाज्मा उपचार अपने सतह संपर्क कोण को 90 डिग्री से 20 डिग्री तक कम कर सकता है, और बहुलक मोर्टार के साथ बॉन्डिंग स्ट्रेंथ को 0.15 एमपीए तक बढ़ा सकता है। इसी तरह, MOS ₂/ग्राफीन लैमिनेट्स में हाइड्रोजनीकरण उपचार शुरू करने से इंटरफैसिअल ऊर्जा को 50% बढ़ा सकता है और 0.5 एन/एम की छील शक्ति प्राप्त हो सकती है।
कार्यात्मक चिपकने वाला: उच्च - तापमान प्रतिरोधी डामर चिपकने वाला (जैसे कि नैनो Sio ₂ को जोड़ना सेमीकंडक्टर पैकेजिंग में, पारंपरिक एपॉक्सी राल के बजाय बेंज़ोक्साजिन राल का उपयोग करने से सिलिकॉन नाइट्राइड/सिलिकॉन ऑक्साइड के हाइड्रोलिसिस दर को 150 डिग्री पर 90% तक कम हो सकता है।
प्रक्रिया नियंत्रण और गुणवत्ता निरीक्षण
सटीक फाड़ना प्रौद्योगिकी: पीसीबी विनिर्माण में, इंटरलेयर पोरसिटी को नियंत्रित किया जा सकता है<1% using a vacuum lamination machine, and combined with isostatic pressing treatment (pressure 20 MPa, temperature 180 ℃), the interlayer bonding strength can reach 15 MPa.
ऑनलाइन मॉनिटरिंग सिस्टम: लैमिनेटेड सिरेमिक ड्राइंग के निर्माण में रिक्त स्थान, अल्ट्रासोनिक नॉन - विनाशकारी परीक्षण को वास्तविक समय में अल ₂ O3/TIC परतों के बीच संबंध स्थिति की निगरानी के लिए पेश किया जाता है। जब परावर्तित तरंग आयाम -30 डीबी से अधिक होने का पता लगाया जाता है, तो इसे दोष क्षेत्र के रूप में आंका जाता है।
त्वरित जीवन परीक्षण: स्टैक्ड सौर कोशिकाओं पर 85 डिग्री /85% आरएच वेट हीट एजिंग टेस्ट का संचालन करें। जब दक्षता क्षय 5%से अधिक होता है, तो प्रक्रिया पैरामीटर समायोजन को ट्रिगर किया जाता है। नेशनल नैनोटेक्नोलॉजी सेंटर टीम ने इस प्रयोग के माध्यम से पाया कि ग्राफीन/MOO3 स्टैक के इंटरफ़ेस प्रतिरोध में 1000 घंटे के बाद तीन गुना वृद्धि हुई, और इस तरह वैन डेर वाल्स बल नियंत्रण प्रक्रिया को अनुकूलित किया।
डिजाइन विनिर्देश और मानक निर्माण
समरूपता सिद्धांत: पीसीबी डिजाइन को "कॉपर पन्नी समरूपता, ढांकता हुआ समरूपता और शक्ति/जमीन समरूपता" की ट्रिपल समरूपता आवश्यकताओं को पूरा करना चाहिए। उदाहरण के लिए, यह "s {- g -} p - s - s - p - g {{{}}} {{}}} signay, signay { पथ 40% और क्रॉसस्टॉक को 25 डीबी से कम करें।
सुरक्षा कारक डिजाइन: बिल्डिंग इन्सुलेशन सिस्टम में, एंकर बोल्ट की संख्या की गणना JGJ 144-2019 मानक के अनुसार की जानी चाहिए, जिसमें 6 बोल्ट प्रति वर्ग मीटर से कम नहीं है, और एंकरिंग की गहराई 20 मिमी से आधार परत में प्रवेश करनी चाहिए। रॉक ऊन बोर्डों के लिए, अतिरिक्त यांत्रिक फास्टनरों को सिस्टम के पवन दबाव प्रतिरोध मूल्य को बढ़ाने के लिए 5 kPa से ऊपर जोड़ा जाना चाहिए।
विश्वसनीयता सत्यापन: अर्धचालक उपकरणों को JESD22-A110E मानक के अनुसार उच्च तापमान रिवर्स बायस (HTRB) परीक्षण पास करने की आवश्यकता होती है। 150 डिग्री पर निरंतर परीक्षण के 1000 घंटे और रेटेड मूल्य के 80% के पूर्वाग्रह वोल्टेज के बाद, इंटरलेयर रिसाव करंट 1 μ ए से कम होना चाहिए।